Przedstawiony fragment programu realizuje funkcję
A. OR
B. NAND
C. AND
D. NOR
Pytanie z egzaminu CKE, styczeń 2021 (arkusz EE.17-SG-21.01).
Ten fragment programu realizuje funkcję logiczną OR, czyli sumę logiczną. Instrukcja LD X1:I0.0 wczytuje stan pierwszego wejścia do wyniku roboczego sterownika PLC. Następnie instrukcja OR X2:I0.1 wykonuje alternatywę logiczną z drugim wejściem. Na końcu ST Y1:Q0.0 zapisuje otrzymany wynik na wyjściu. W praktyce oznacza to, że wyjście Y1:Q0.0 zostanie załączone, gdy aktywne będzie wejście X1:I0.0 albo wejście X2:I0.1, albo oba naraz. Wyjście będzie wyłączone tylko wtedy, gdy oba wejścia mają stan 0. To jest klasyczne działanie bramki OR. W automatyce taki układ spotyka się bardzo często, np. gdy silnik wentylatora ma ruszyć po sygnale z przycisku ręcznego lub z czujnika temperatury. Moim zdaniem warto zawsze czytać taki kod krok po kroku, bo wtedy mniej mylą się funkcje OR, AND i ich zanegowane wersje. Zgodnie z dobrą praktyką programowania PLC oraz zasadami znanymi z IEC 61131-3 dobrze jest też nadawać sygnałom opisowe nazwy, np. START_RECZNY, START_AUTO, WYJSCIE_WENTYLATOR, bo same adresy I0.0 i Q0.0 są poprawne technicznie, ale przy większej maszynie szybko robi się bałagan.
W tym programie nie ma warunku typu AND, NOR ani NAND, bo kolejność instrukcji jasno pokazuje wykonanie sumy logicznej. Sterownik najpierw pobiera stan wejścia X1:I0.0 instrukcją LD, potem dokłada do niego stan wejścia X2:I0.1 przez OR, a wynik zapisuje na wyjście Y1:Q0.0 instrukcją ST. Dla funkcji AND wyjście byłoby aktywne tylko wtedy, gdy oba wejścia są jednocześnie w stanie 1. W kodzie musiałaby wystąpić instrukcja AND albo jej odpowiednik w języku drabinkowym, czyli dwa styki normalnie otwarte połączone szeregowo. Tutaj tak nie jest, bo OR oznacza połączenie równoległe warunków. Funkcja NOR też nie pasuje, ponieważ NOR jest zanegowaną funkcją OR. Dawałaby stan 1 tylko wtedy, gdy oba wejścia są równe 0. W tym fragmencie nie ma żadnej negacji wyniku, typu NOT, ani zapisu zanegowanego do wyjścia. Podobnie NAND to zanegowane AND, czyli wyjście byłoby wyłączone tylko przy dwóch jedynkach na wejściach. Taki wniosek często bierze się z mylenia samej cewki wyjściowej z negacją, a instrukcja ST po prostu zapisuje wynik, nie odwraca go. Z mojego doświadczenia najbezpieczniej jest rozpisać sobie małą tabelę stanów: dla OR wystarczy jedna jedynka na wejściu, żeby wyjście było 1. To dokładnie odpowiada temu fragmentowi programu PLC.