Pytanie 1
W układzie, którego schemat pokazano na rysunku, sprawdzono testerem stany logiczne na wejściach i wyjściach bramek, wyniki podano w tabeli. Z podanych stanów wynika, że uszkodzona jest bramka logiczna
| Sygnał | Stan logiczny |
|---|---|
| X1 | 1 |
| X2 | 0 |
| X3 | 0 |
| X4 | 1 |
| A | 1 |
| B | 0 |
| C | 0 |
| Q | 1 |
A. Ex-OR
B. NOR
C. AND
D. NAND
W tego typu zadaniach łatwo pomylić się, interpretując zachowanie bramek logicznych. Jeżeli ktoś wskazuje na przykład bramkę NOR jako uszkodzoną, to najczęściej wynika to z mylnego prześledzenia zależności logicznych — NOR musi dać na wyjściu stan przeciwny do OR, więc przy wejściach X1 = 1 i X2 = 0 bramka OR daje 1, a jej zanegowana wersja (NOR) powinna dać 0. Jeśli ktoś myśli o NAND, to pewnie zakłada, że coś jest nie tak na wyjściu, gdy oba wejścia nie są równe 1, ale to też nie pasuje do tej sytuacji, bo NAND wyjściowo daje 1 dla każdej innej kombinacji niż dwa jedynki. Ex-OR (XOR) natomiast bywa mylony przez tych, którzy koncentrują się na pojedynczych zmianach stanów, a nie analizują całości układu – XOR daje 1 tylko, gdy wejścia są różne, co tutaj nie ma bezpośredniego znaczenia dla błędnego zachowania Q. Typowe błędy wynikają z patrzenia tylko na jedną bramkę, bez brania pod uwagę powiązań z innymi elementami układu, albo z nieprzeliczenia wszystkich możliwych kombinacji wejść i wyjść. Z mojego doświadczenia wynika, że przy rozwiązywaniu podobnych zadań najlepiej jest rozpisać każdy krok działania układu na kartce, żeby nie pogubić się w logice. Branża elektroniczna wymaga tej skrupulatności — nawet najmniejsza pomyłka prowadzi do błędnych wniosków i może skutkować wymianą niewłaściwego elementu na płytce. Dobre praktyki mówią: analizuj krok po kroku i sprawdzaj powiązania między wszystkimi sygnałami, a nie tylko tymi, które wydają się podejrzane na pierwszy rzut oka. Takie podejście minimalizuje ryzyko pochopnych, błędnych decyzji.
