Która z wymienionych korekt wprowadzonych do programu przedstawionego na rysunku zagwarantuje dłuższy czas trwania stanu wysokiego na wyjściu Q0.1?
Zwiększenie wartości PV czasomierza T2 to najskuteczniejszy sposób na wydłużenie czasu trwania stanu wysokiego na wyjściu Q0.1 w tym układzie sterowania PLC. Mechanizm działania jest taki, że T1 uruchamia T2, a dopiero po zakończeniu odmierzania przez T2 (czyli po upłynięciu ustawionego czasu PV) zmienia się stan na wyjściu Q0.1. Jeśli zwiększysz PV w T2, czas przez który T2.Q pozostaje w stanie wysokim, a tym samym Q0.1, również się wydłuża. W praktyce automatyki takie rozwiązanie stosuje się np. w sterowaniu podawaniem, gdzie potrzebne jest precyzyjne wydłużenie sygnału wyjściowego tylko na określony czas. Moim zdaniem takie podejście daje elastyczność – nie trzeba ingerować w pozostałą logikę programu, wystarczy zmienić jedną wartość parametru. To zgodne z dobrymi praktykami programowania PLC – parametrów czasowych używa się właśnie po to, żeby w prosty sposób móc dostosować zachowanie maszyny do rzeczywistych potrzeb, bez konieczności przebudowy całego programu. Warto też pamiętać, że w środowiskach przemysłowych często operatorzy muszą dostosowywać czas podtrzymania sygnału wyjściowego do specyfiki procesu – i właśnie za pomocą PV czasomierza T2 robi się to najlepiej.
W przypadku programu przedstawionego na schemacie, często pojawia się mylne przekonanie, że manipulowanie czasem pierwszego czasomierza (T1) może znacząco wpłynąć na długość stanu wysokiego na wyjściu Q0.1. Otóż, zmniejszanie lub zwiększanie wartości PV w T1 wpływa jedynie na długość trwania stanu T1.Q, czyli de facto na opóźnienie uruchomienia kolejnego czasomierza (T2), a nie bezpośrednio na czas trwania sygnału wyjściowego Q0.1. To typowy błąd, jaki można zauważyć u osób rozpoczynających pracę z automatyką – zakładają one, że skoro oba czasomierze są w ciągu, to zmiana dowolnego z nich ma ten sam wpływ na wyjście. W rzeczywistości jednak, długość trwania stanu na Q0.1 jest zdeterminowana przez czas odmierzany przez T2, ponieważ to właśnie T2.Q jest ostatnim elementem logicznym sterującym podtrzymaniem sygnału na wyjściu. Zmniejszenie wartości PV w T1 lub T2 będzie prowadzić do skrócenia stanu wysokiego, co jest odwrotnością oczekiwanego efektu. Z kolei zwiększenie PV w T1 spowoduje jedynie opóźnienie włączenia się wyjścia Q0.1, ale nie wydłuży czasu jego trwania. W praktyce, jeśli chcemy dłużej utrzymać sygnał wyjściowy, powinniśmy skupić się wyłącznie na parametrze czasowym ostatniego czasomierza w sekwencji, czyli T2. Warto zawsze dokładnie analizować schemat działania programu i rozumieć, w którym miejscu logiki następuje faktyczna kontrola czasu działania wyjścia. Takie podejście jest zgodne z metodyką projektowania aplikacji sterowników PLC zalecaną przez większość producentów automatyki.