Jaki będzie stan na wyjściu Q0.3 w przypadku jednoczesnego podania sygnału logicznego „1” na wejścia I0.0 i I0.2?
A. Wysoki.
B. Zabroniony.
C. Niski.
D. Nieustalony.
Na pokazanym fragmencie programu PLC użyty jest przerzutnik typu SR, czyli blok set-reset z priorytetem ustawiania. Wejście I0.0 jest podłączone do S1, a wejście I0.2 do R. Jeżeli oba sygnały mają jednocześnie stan logiczny „1”, blok SR zgodnie ze swoją logiką daje pierwszeństwo wejściu S1. Dlatego wyjście Q0.3 zostanie ustawione, czyli przyjmie stan wysoki. To jest zachowanie deterministyczne, a nie przypadkowe. W praktyce ma to duże znaczenie, bo w sterownikach PLC trzeba wiedzieć, co się stanie w sytuacjach konfliktowych, np. gdy jednocześnie pojawi się sygnał START i RESET z różnych części maszyny. Moim zdaniem to jeden z tych szczegółów, które naprawdę warto zapamiętać, bo potem przy uruchamianiu instalacji oszczędza sporo nerwów. Dobra praktyka branżowa jest taka, żeby zawsze sprawdzać dokumentację danego bloku funkcyjnego, bo blok SR i RS mogą wyglądać podobnie, ale mają inną hierarchię sygnałów. W standardowym programowaniu PLC, zgodnym z podejściem IEC 61131-3, logika programu powinna być jednoznaczna i przewidywalna w każdym cyklu skanowania sterownika.
W tym przypadku nie należy traktować jednoczesnego podania dwóch jedynek jako sytuacji zabronionej w sensie klasycznego układu bramek z elektroniki cyfrowej. W sterownikach PLC bloki funkcyjne, takie jak SR, mają zdefiniowane zachowanie również dla stanów pozornie konfliktowych. Tutaj wejście S1 ma priorytet nad wejściem R, więc sterownik nie „gubi się” i nie wybiera losowo stanu wyjścia. To ważna różnica między teoretycznym przerzutnikiem analizowanym na tablicy, a gotowym blokiem funkcyjnym w środowisku programowania PLC. Stan niski byłby poprawnym wnioskiem wtedy, gdyby użyty był blok z priorytetem resetowania, często oznaczany jako RS albo z wejściem R1. Na rysunku jednak widzimy SR, więc dominujące jest ustawienie. Również odpowiedź, że stan będzie nieustalony, wynika zwykle z mylenia logiki PLC z układami asynchronicznymi wykonanymi na bramkach, gdzie opóźnienia propagacji mogą czasem prowadzić do niepewnych zjawisk. Sterownik PLC wykonuje program cyklicznie i według jasno określonych reguł producenta. Z mojego doświadczenia najczęstszy błąd polega na patrzeniu tylko na nazwy wejść S i R, bez zauważenia, który sygnał ma priorytet. W automatyce to niby detal, ale potem może decydować o tym, czy zawór, stycznik albo sygnalizacja na Q0.3 faktycznie zadziała w przewidziany sposób.