Który stan wyjść nie jest możliwy w programie przedstawionym na rysunku?
A. Q1=1 i Q2=1
B. Q1=0 i Q2=0
C. Q1=1 i Q2=0
D. Q1=0 i Q2=1
Pytanie z egzaminu CKE, czerwiec 2018 (arkusz E.19-X-18.06).
W odpowiedziach Q1=1 i Q2=1 mamy do czynienia z czymś, co w przerzutnikach SR nazywamy stanem zabronionym. Gdy oba wejścia S i R są w stanie wysokim (1), to może dojść do tzw. metastabilności, a to z kolei prowadzi do tego, że wyniki będą nieprzewidywalne. W praktyce, kiedy projektuje się układy cyfrowe, warto unikać tego typu sytuacji. Dobrze jest wprowadzać dodatkowe zabezpieczenia, które pomogą w stabilnym działaniu przerzutników. Przykładowo, w przemyśle często korzysta się z przerzutników typu D, bo radzą sobie lepiej z problemami, które mogą wyniknąć z niejasnych stanów wyjść. Z mojego doświadczenia, warto też korzystać ze schematów, które jasno pokazują, jakie mogą być stany wyjść, co podnosi niezawodność całego systemu. Znajomość tych zasad jest naprawdę ważna dla każdego, kto pracuje z układami cyfrowymi.
Wybierając odpowiedzi, takie jak Q1=0 i Q2=0, Q1=0 i Q2=1 albo Q1=1 i Q2=0, można nie do końca zrozumieć, jak działa przerzutnik SR i co go ogranicza. Może się wydawać, że te stany są logiczne na pierwszy rzut oka, ale każdy z nich może być osiągnięty w odpowiednich warunkach. Na przykład, stan Q1=0 i Q2=0 można uzyskać, kiedy na wejściu S nie ma sygnału, a R jest wysoki, co faktycznie resetuje przerzutnik. Podobnie, stany Q1=0 i Q2=1 oraz Q1=1 i Q2=0 są możliwe, w zależności od tego, jak ustawione są sygnały na wejściach S i R. Ważne jest, żeby zrozumieć, że przerzutnik SR działa jak pamięć i potrafi przechowywać stan na podstawie sygnałów wejściowych. Często zdarza się, że ludzie upraszczają działanie przerzutnika, co prowadzi do błędnych wniosków. Dlatego kluczowe jest, żeby dobrze poznać działanie układów logicznych oraz ich połączeń, bo to jest fundament w projektowaniu i analizowaniu systemów cyfrowych.