W tym układzie uszkodzona jest bramka AND, bo tylko jej wynik nie zgadza się z logiką pracy całego schematu. Dla pokazanych stanów wejściowych obie linie wejściowe mają stan 1. Bramka NAND z dwóch jedynek powinna dać 0, ponieważ najpierw AND daje 1, a potem negacja zmienia to na 0. Na rysunku właśnie tak jest, więc NAND wygląda poprawnie. Bramka NOR przy wejściach 1 i 1 też powinna dać 0, bo OR daje 1, a negacja robi z tego 0. Ten sygnał trafia potem na NOT, więc z 0 robi się 1. Do końcowej bramki AND wchodzą więc sygnały 0 oraz 1. Zasada AND jest prosta: wyjście ma 1 tylko wtedy, gdy wszystkie wejścia są równe 1. Czyli $0 \cdot 1 = 0$, a na schemacie widzimy 1. To jest sprzeczność, więc wniosek jest taki, że uszkodzona jest bramka AND. W praktyce taką usterkę sprawdza się analizatorem stanów logicznych, sondą logiczną albo oscyloskopem, porównując poziomy napięć z tabelą prawdy. Dobra praktyka serwisowa to nie wymieniać elementu na ślepo, tylko przejść sygnał krok po kroku od wejścia do wyjścia. Moim zdaniem to najpewniejszy sposób, bo od razu widać, gdzie logika przestaje się zgadzać.
W tym zadaniu łatwo pomylić się przez to, że na schemacie występują aż trzy bramki z negacją: NAND, NOR i NOT. Sama obecność kółeczka negującego nie oznacza jeszcze uszkodzenia. Trzeba spokojnie policzyć stany logiczne według tabel prawdy, tak jak robi się to przy diagnostyce układów cyfrowych TTL lub CMOS. Jeżeli na wejściach NAND są dwie jedynki, to jej wyjście powinno być równe 0. Taki stan jest pokazany, więc nie ma podstaw, żeby uznać tę bramkę za wadliwą. Podobnie NOR z wejściami 1 i 1 daje na wyjściu 0, bo neguje wynik operacji OR. To też zgadza się z rysunkiem. NOT dostaje 0, więc ma prawo wystawić 1. Tutaj również wszystko jest logiczne i spójne. Błędne wskazanie NOR, NAND albo NOT zwykle wynika z patrzenia tylko na nazwę bramki, a nie na faktyczny przepływ sygnału. Częsty błąd myślowy jest taki, że uczeń widzi wyjście 0 i od razu zakłada usterkę, chociaż dla bramek negujących taki wynik może być całkiem poprawny. W układach cyfrowych trzeba zawsze porównać oczekiwany stan z rzeczywistym, najlepiej od lewej strony schematu do prawej. Końcowa bramka AND otrzymuje 0 i 1, więc jej wyjście powinno być 0. Skoro pokazano 1, to właśnie tam powstaje niezgodność. W serwisie podobne sprawdzenie robi się przez pomiar poziomów logicznych, kontrolę zasilania układu scalonego, masy oraz ewentualnych zwarć na ścieżkach. Bez takiej metody można bardzo łatwo wymienić sprawny element i dalej mieć tę samą awarię.