Na podstawie zamieszczonych w tabeli wyników pomiarów napięć na wejściach i wyjściu bramki logicznej TTL można stwierdzić, że jest to bramka
| We 1 | We 2 | Wy |
|---|---|---|
| 0 V | 0 V | 5 V |
| 0 V | 5 V | 0 V |
| 5 V | 0 V | 0 V |
| 5 V | 5 V | 0 V |
Tabela napięć pokazuje klasyczną tablicę prawdy bramki NOR. W układach TTL przyjmujemy logikę dodatnią: napięcie bliskie 0 V oznacza stan logiczny 0, a napięcie bliskie 5 V oznacza stan logiczny 1. Dla wejść 0 i 0 na wyjściu jest 5 V, czyli 1. Gdy choć jedno wejście ma 5 V, wyjście spada do 0 V, czyli do stanu 0. To dokładnie odpowiada zależności: Y = ¬(A + B), czyli negacja sumy logicznej. Moim zdaniem najprościej zapamiętać NOR jako bramkę OR z „kółkiem” negacji na wyjściu. Najpierw wykonuje się OR, a potem wynik jest odwracany. W praktyce takie bramki spotyka się w układach blokad, prostych sterowaniach cyfrowych, dekoderach stanów oraz w elektronice telekomunikacyjnej, gdzie trzeba wykryć sytuację „żadne wejście nie jest aktywne”. Przy pomiarach TTL warto pamiętać o dobrych praktykach: wspólna masa miernika i układu, zasilanie około 5 V, niepozostawianie wejść „w powietrzu” oraz porównanie poziomów z dokumentacją serii, np. 74xx lub 74LS. Typowo dla TTL stan niski na wejściu to okolice 0–0,8 V, a stan wysoki zaczyna się powyżej około 2 V, więc odczyty 0 V i 5 V są tu bardzo czytelne.
W tym zadaniu łatwo pomylić samą funkcję logiczną z jej zanegowaną wersją, bo patrzymy na napięcia, a nie na gotowe symbole bramek. Trzeba najpierw zamienić poziomy napięć TTL na wartości logiczne: 0 V traktujemy jako 0, a 5 V jako 1. Dopiero wtedy porównujemy tabelę z tablicami prawdy. Bramka OR miałaby stan wysoki na wyjściu wtedy, gdy przynajmniej jedno wejście jest w stanie 1. Tutaj jest odwrotnie: przy 0 V i 5 V na wejściach wyjście wynosi 0 V, więc OR odpada. AND daje 1 tylko dla dwóch jedynek na wejściu, czyli dla 5 V i 5 V powinno pojawić się 5 V na wyjściu. W tabeli w tym miejscu jest 0 V, więc to też nie pasuje. NAND jest negacją AND, czyli daje 0 tylko wtedy, gdy oba wejścia są jedynkami, a w pozostałych przypadkach daje 1. Gdyby to był NAND, dla kombinacji 0 V i 5 V oraz 5 V i 0 V wyjście nadal byłoby wysokie. A nie jest. Typowy błąd polega na tym, że ktoś widzi „same zera na wyjściu poza jednym przypadkiem” i zbyt szybko wybiera NAND albo AND, bez sprawdzenia wszystkich wierszy. W diagnostyce układów cyfrowych nie powinno się zgadywać po jednym pomiarze. Dobra praktyka to przejść całą tabelę prawdy, sprawdzić poziomy względem masy i pamiętać, że w TTL napięcie oznacza konkretny stan logiczny. Tutaj jedynka na wyjściu pojawia się wyłącznie wtedy, gdy oba wejścia są zerowe, więc jest to bramka NOR.