Przejdź do głównej treści
  1. Strona główna
  2. Technik telekomunikacji
  3. INF.09
  4. Pytanie

Kwalifikacja: INF.09 - Uruchamianie i utrzymanie sieci telekomunikacyjnych

Zawód: Technik telekomunikacji

Kategorie: Sygnalizacja, kodowanie i transmisja sygnałów

Na wejścia A i B podano stany logiczne w standardzie TTL. W takiej konfiguracji układ przedstawiony na schemacie pełni rolę bramki logicznej

Ilustracja do pytania z kwalifikacji INF.09
Układ działa jako bramka OR, czyli suma logiczna: Y = A + B. Widać to po kierunku diod D1 i D2 oraz po rezystorze R1 podciągającym, a właściwie w tym przypadku ściągającym wyjście do masy. Gdy na A albo B pojawi się stan wysoki TTL, odpowiednia dioda zostaje spolaryzowana w kierunku przewodzenia i „przepuszcza” ten stan na wyjście Y. Jeżeli oba wejścia są w stanie niskim, żadna dioda nie wymusza stanu wysokiego, więc R1 sprowadza wyjście do zera logicznego. Tabela prawdy jest więc typowa dla OR: 0 i 0 daje 0, a każda sytuacja z przynajmniej jedną jedynką daje 1. Moim zdaniem to bardzo dobry przykład tzw. logiki diodowej, bo pokazuje zasadę bez układów scalonych typu 74xx. W praktyce trzeba jednak uważać na poziomy napięć TTL: stan niski i wysoki mają określone progi, a na przewodzącej diodzie występuje spadek napięcia. W profesjonalnych układach często stosuje się diody Schottky’ego albo bufor po takim połączeniu, żeby zachować marginesy napięciowe i poprawną obciążalność. Sama funkcja logiczna pokazana na schemacie to jednak jednoznacznie OR.
W tym układzie łatwo się pomylić, bo sama obecność rezystora do masy i dwóch diod może kojarzyć się z negacją albo z bramką z wyjściem zanegowanym. Tutaj jednak nie ma elementu aktywnego, który odwracałby stan logiczny, więc interpretacje typu NOR albo NAND nie pasują do działania schematu. NOR oznaczałoby, że na wyjściu jest stan wysoki tylko wtedy, gdy A = 0 i B = 0, a przy dowolnej jedynce wyjście spada do zera. Na rysunku dzieje się odwrotnie: jedynka na którymkolwiek wejściu przewodzi przez diodę do punktu Y. NAND też wymagałby negacji wyniku AND, czyli wyjście byłoby niskie tylko dla dwóch jedynek, a tu dwie jedynki nadal podają stan wysoki na Y. Z kolei AND wymaga, żeby stan wysoki na wyjściu pojawił się dopiero przy jednoczesnym stanie wysokim na A i B. W pokazanym układzie wystarczy jedno wejście w stanie wysokim, bo diody tworzą jakby dwa niezależne „kanały” doprowadzające napięcie do wyjścia. Typowy błąd myślowy polega na patrzeniu tylko na rezystor do masy i założeniu, że skoro ciągnie wyjście w dół, to układ musi coś negować. Rezystor R1 ustala jedynie stan domyślny, gdy diody nie przewodzą. Z mojego doświadczenia najlepiej rozrysować sobie przypadki: A = 0, B = 0 oraz A = 1, B = 0. Wtedy od razu widać, że funkcja to suma logiczna OR, a nie iloczyn ani żadna wersja zanegowana.

Wymagane logowanie

Ocenianie trudności pytań jest dostępne tylko dla zalogowanych użytkowników. Zaloguj się, aby skorzystać z pełni możliwości platformy.

Twoja ocena pomoże innym uczniom w przygotowaniu do egzaminu, a Tobie pozwoli na dostęp do spersonalizowanych statystyk.

Zgłoś błąd w pytaniu

Rozwiń sekcję i zmień pole, którego dotyczy błąd. Wyślemy tylko zmienione sekcje.

Błędna kwalifikacja
Błąd w treści pytania
Błąd w treści odpowiedzi
Błąd w obrazie
Dane kontaktowe (opcjonalnie)
Podaj email, jeśli chcesz otrzymać informację o rozpatrzeniu zgłoszenia.