Sprzęganie TTL z CMOS oznacza łączenie wyjścia układu TTL z wejściem układu CMOS tak, aby poziomy logiczne były poprawnie rozpoznawane. Problem wynika z tego, że obie rodziny układów cyfrowych mogą mieć różne wymagania dotyczące napięć logicznych.
Na czym polega problem?
Układ TTL zasilany napięciem 5 V może podawać na wyjściu stan wysoki o napięciu niższym niż 5 V. Dla wejścia TTL jest to nadal poprawna „1”, ale wejście CMOS może wymagać napięcia bliższego napięciu zasilania.
W efekcie wyjście TTL może nie zawsze pewnie wysterować wejście CMOS. Układ CMOS może błędnie odczytać stan wysoki albo pracować niestabilnie.
Rola rezystora podciągającego
Aby poprawnie połączyć TTL → CMOS, stosuje się rezystor podciągający połączony z wyjściem TTL i dodatnim napięciem zasilania. Rezystor ten podnosi poziom logicznej jedynki do wartości bliższej +5 V.
Dzięki temu wejście CMOS otrzymuje poprawny poziom wysoki i może prawidłowo interpretować sygnał.
Czego nie mylić?
Rezystor podciągający przy wyjściu TTL nie służy do:
- dopasowania impedancji,
- eliminacji hazardu statycznego,
- sprzęgania CMOS → TTL.
W klasycznym pytaniu egzaminacyjnym poprawna odpowiedź brzmi: rezystor podciągający stosuje się do sprzęgania układów TTL → CMOS.