PLL (ang. Phase Locked Loop) to układ automatycznej regulacji, który synchronizuje fazę i częstotliwość sygnału wyjściowego z sygnałem wejściowym. Na schemacie blokowym PLL zwykle występują trzy podstawowe bloki: detektor fazy, filtr oraz generator sterowany napięciem VCO.
Budowa PLL
Typowa pętla PLL składa się z:
- detektora fazy – porównuje fazę sygnału wejściowego z fazą sygnału z wyjścia układu,
- filtru dolnoprzepustowego – wygładza sygnał błędu z detektora fazy,
- generatora VCO – zmienia częstotliwość sygnału wyjściowego zależnie od napięcia sterującego,
- sprzężenia zwrotnego – doprowadza sygnał wyjściowy z powrotem do detektora fazy.
Zasada działania
Jeżeli częstotliwość lub faza sygnału wyjściowego różni się od sygnału wejściowego, detektor fazy wytwarza sygnał błędu. Po odfiltrowaniu steruje on generatorem VCO tak, aby zmniejszyć różnicę faz. Gdy układ osiągnie synchronizację, mówi się, że pętla jest zablokowana lub zsynchronizowana.
Jak rozpoznać PLL na schemacie?
Charakterystyczne cechy schematu PLL to:
- blok detektora fazy na wejściu,
- filtr w torze sterowania,
- generator na wyjściu,
- pętla sprzężenia zwrotnego z wyjścia do detektora fazy.
Zastosowania
PLL stosuje się m.in. w tunerach radiowych i TV, syntezerach częstotliwości, modemach, układach odzyskiwania zegara oraz demodulatorach sygnałów.